试用74LS161的异步清零法设计一个模12进制的计数

公告： 为响应国家净网行动，部分内容已经删除，感谢读者理解。

话题：试用4LS161的异步清法设计一个模12 进制的计数器。

话题：5、试用4LS161 构成十 进制计数器,要求画出线路图,并有

回答：蛮简单的,图不知道有没有上传成功。CT即EP,ET都是计数时能端,都接高电平。CP为计数输入端。LD为预置使能端,这里不用,置高电平。QA,QB,QC.QD为输出端。十进制即为从0-种状态。RD是异步清端,就是任何时候当RD为0时,QA,QB.QC.QD回到0重新开始计数。故让计数到10的时候,QD,QC,QB,QA为1010时,让RD为0 ,于是用一个与非门。当到1010时,经与非门后送到RD,清。重新开始计数。

话题：采用两片4LS161 异步清法构成45位的N进制计数器,要

回答：一乙

话题：试用CT4LS161构成十二进制计数器

问题详情：要求:1、利用异布置0实现十二进制计数器。2、利用同步置数实

回答：异步置0实现十二进制计数器:在计数器的状态为十二时输出一个复位信号,使计数器复位归0;同步置0实现十二进制计数器:在计数器的状态为十一时输出一个允 输入(ET)信号,将D0~D3全为0的数送到计数器中并输出。

话题：4LS0芯片做二十四进制 的时计数器原理

回答：)按计数增减分:加法计数器,减法计数器,加/减法计数器. .3.1 异步计数器 一,异步 二进制计数器 1,异步二进制加法计数器 分析图.3.1 由JK触发器组成 的4位异步二进制加法计数器. 分析方法:由逻辑图到波形图(所有JK触发器均构成为T/ 触发器的形式,且后一级触发器的时钟脉冲是前一级触发器的输出Q),再由波形图到状态表,进而分析出其逻辑功能. 2,异步二进制减法计数器 减法运算 则:0000-1时,可视为(1)0000-1=1111;1111-1=1110,其余类推. 注:4LS163的引脚排列和4LS161相同,不同之处是4LS163采用同步清方式. (2)CT4LS161的逻辑功能 ①=0时异步清.C0=0 ②=1,=0时同步并行置数. ③==1且CPT=

参考回答：用异步清法

话题：4hc161异步清法设计十进制计数器

问题详情：4hc161 异步清法 设计 十进制计数器 求回答 马上考试,,,

回答：161计数器有四个输出口您好。所采用的有两种方法,每一个脉冲计一次数,下一个脉冲才把输入的数赋给输出,所以计数最大为二的四次方16进制,将1100(12)中的两个高电平位通过与非门给(MR)即可,最终循环,做十二进制计数,这样的,所以当计数到1011(11)时,异步清法,所以当计数到1100(12)时,当清端(MR)有低电平了就使输出为0000,从0000(0)开始到1011(11),然后再到0000(0):异步清法和同步置数法,当置数端(LOAD)有低电平时;同步置数法,将输出端为1的位通过与非门给置数端即可

话题：怎么用俩4LS160计数器做成一个十二进制数计数器

问题详情：这是需要当作时钟信号中的时做脉冲的

回答：一、 组合逻辑电路----试用选一数据选择器实现逻辑函数: 写出输出Y的表达式,画出连线图。T56的 功能表和外部引线排列分别见下表和图。 使能端 S 选择输入 A2A1A0 输出 Y 1 *** 0 0 000 S Y1 A2 A1 T56 A0 D D6 D5 D4 D3 D2 D1 D0 D0 0 001 D1 0 010 D2 0 011 D3 0 100 D4 0 101 D5 0 110 D6 0 111 D 该题若按图示是不能构成表达式所要求的电路,因为T56是一个选一数据选择器,输出范围是0~个输入数据之一。但是,本题说得十分明白,就是要求你一定完成上述表达式的 功能,怎么办?只有用两片选1多路选择器和其它门的组合实现 16选1的多路选择器。 ? 输出表达式:Y=Y1Y2=0000+0001+

参考回答：连一个触发器就ok了

话题：怎样用4ls161构成一个十三进制 的 计数器,求电路图

回答：则在输出端的Q3Q2Q0引出接到与非门,输出接到161的置数端,则把Q3Q2引出到与非门。我有protues的仿真图。希望我的回答能帮助到你,另把D0~D3接地即可,与非门输出接到161的 清端你好。若是用同步置数法。若是使用异步清法:方法很简单的,需要的话我星期六能给你

参考回答： f.baidu.hiphotos: f.jpg" target="_blank" class="ikqb_img_alink" |

话题：求设计一个用4LS161组成 的进加法计数器。(分别用异步

回答：小kiss。所谓的C置数法,就是预置数控制端取高点为。从4LS161功能表功能表中可以知道,当清端CR=“0”,计数器输出Q3、Q2、Q1、Q0立即为全“0”,这个时候为异步复位功能。当CR=“1”且LD=“0”时,在CP信号上升沿作用后,4LS161输出端Q3、Q2、Q1、Q0的状态分别与并行数据输入端D3,D2,D1,D0的状态一样,为同步置数功能。而只有当CR=LD=EP=ET=“1”、CP脉冲上升沿作用后,计数器加1。4LS161还有一个进位输出端CO,其逻辑 是CO=Q0·Q1·Q2·Q3·CET。合理应用计数器的 清功能和置数功能,一片4LS161可以组成16进制以下的任意进制分频器。

参考回答：4LS161好像没有同步置0功能。异步 清0只需计数到时,淸0端有效即可。同步置数是只有有效边沿到来时才置数,进加法计数器则应是计数到6时同步置数端有效。此时其置数输入端应该接0000。发图片经常发不上来。给你用文字描述吧。异步 清0端(CR非)=非(Q2Q1Q0)同步置数端(LD非)=非(Q2Q1)

话题：利用反馈置位法和反馈抚慰法用4LS161构成十 进制计数器?

问题详情：数字电子技术基础课程,要求画出电路图,谢谢。我给100分

回答：CT4LS20型二-五-十进制计数器的逻辑图,外引线排列图和功能表。 和是清输入端,和是置““输入端 而后逐步由 态分析下一状态(从初始状态“0000“开始),一直分析到恢复”0000“为止。可知为421码十进制计数器