移位寄存器的级数是什么意思？比如说下题：使用移位寄...

精选知识

级数就是构成该寄存器的触发器的个数,一个触发器能够存储一个状态,0或是1 .该题答案为5,分别为：10000,00000 ,00001,00011 ,00110 ,01100 ,11000 .如果答 4 ,一个循环中,会产生重复序列,故舍弃 .

其他类似问题

问题1：用移位寄存器产生11101000序列,至少需要( )个触发器.为什么是3个?[数学科目]

当用移位寄存器来产生序列信号时,若序列的循环长度为L,移位寄存器的位数为n,则应满足2^n=L. 因为此题中L为8,所以至少需要3个移位寄存器

问题2：线性反馈移位寄存器的输出序列的周期和什么关系[物理科目]

找本扩频通信的书吧

M序列是最长的非线性移位寄存器序列,它由非线性移位寄存器产生的码长为2^r的周期序列,可由m序列在适当位置插入全零状态实现.

问题3：用移位寄存器能否组成序列信号发生器?如能,应怎样检测其输出序列?

序列发生器一般都是用移位寄存器产生的.

你的输出序列理论上是可以根据初试序列和LFSR结构算出来的,不知你说的要检测是什么意思.

问题4：什么是同步移位寄存器~不懂诶~

移位寄存器是一类应用很广的时序逻辑电路,通过本知识点的学习理解移位寄存器的概念和工作原理,学会通过功能表来分析模块的逻辑功能.

--------------------------------------------------------------------------------

概念与分类

在时钟脉冲的作用下,低位寄存器的数码送给高位寄存器,作为高位寄存器的次态输出.在时钟脉冲的作用下,高位寄存器的数码送给低位寄存器,作为低位寄存器的次态输出；移位寄存器：除具寄存器的功能外,所存储的数码在时钟脉冲的作用下还可以移位.

根据数码的移位方向分：可分为左移寄存器和右移寄存器.

左移寄存器：在时钟脉冲的作用下,低位寄存器的数码送给高位寄存器,作为高位寄存器的次态输出；

右移寄存器：在时钟脉冲的作用下,高位寄存器的数码送给低位寄存器,作为低位寄存器的次态输出；

CT74195（T1195)——四位单向移位寄存器（并行存取,输入）

表6-18 CT74195功能表

输 入

输 出

R CP D0 …… D3 J

Q0 Q1 Q2 Q3

0 φ φ φ …… φ φ φ

0 0 0 0 1

1 ↑ 0 d0 …… d3 φ φ d0 d1 d2 d 3

1 0 1 φ…… φ φ φ Q00 Q10 Q20 Q30

1 ↑ 1 φ…… φ 0 1 Q0n Q0n Q1n Q2n

1 ↑ 1 φ…… φ 0 0 0 Q0n Q1n Q2n

1 ↑ 1 φ…… φ 1 1 1 Q0n Q1n Q2n

1 ↑ 1 φ…… φ 1 0 Q0n Q1n Q2n

--------------------------------------------------------------------------------

表6-19 真值表

输入（tn）

输出（tn＋1）

Q0

0 0

0 1

1 0

1 1

0

Q0n

1

移位寄存器CT74195功能表示于表6-18.移位寄存器CT74195是由四个D触发器和对应的数据选择器组成.

状态控制输入SH/LD为0时,电路各级成为典型的D触发器,在CP正沿脉冲的作用下,执行并行送数功能.

当SH/LD为1时,并行数据被禁止送入,第一级J、输入数据有效,执行功能.的真值表列于表6-19.在CP脉冲的正边沿作用下,执行右移.

当R＝0时,封锁CP的作用,电路失去送数和右移位操作的功能,此时R负脉冲直接对各级R清除.

CT74194——四位双向移位寄存器（并行存取）

CT74194型4位双向移位寄存器.这是一种功能比较齐全的移位寄存器.它具有左移、右移、并行输入数据、保持以及清除等五种功能.

当MA＝MB＝1时,寄存器工作方式为并行送数.

当MA＝MB＝0时,寄存器处于保持状态.

当MA=1,MB=0时,寄存器执行右移操作；右移操作数据从DSR端串行输入.

当MB=1、MA=0时,则执行左移操作.左移操作数据从DSL端串行输入.

当R=0时,寄存器执行清除操作.

问题5：桶形移位寄存器是什么arm9芯片中的寄存器。 怎么样工作的

验证的代码详细分析了基于ARM嵌入式系统的异常处理流程.然后阐明关键字“-irq”的作用,设计出中断处理函数.最后,通过设置中断控制寄存器,设计外部中断EINT3的初始化程序,并给出主程序流程图.实践证明程序运行稳定可靠.

关键字：S3C2410 异常 –irq 中断

计算机体系结构中,异常或者中断是处理系统中突发事件的一种机制,几乎所有的处理器都提供这种机制.异常主要是从处理器被动接受的角度出发的一种描述,指意外操作引起的异常.而中断则带有向处理器主动申请的意味.但这两种情况具有一定的共性,都是请求处理器打断正常的程序执行流程,进入特定程序的一种机制.若无特别说明,对“异常”和“中断”都不作严格的区分.本文结合经过实际验证的代码对ARM9中断处理流程进行分析,并设计出基于S3C2410芯片的外部中断处理程序.

1.异常中断响应和返回

系统运行时,异常可能会随时发生.当一个异常出现以后,ARM微处理器会执行以下几步操作：

1) 将下一条指令的地址存入相应连接寄存器LR,以便程序在处理异常返回时能从正确的位置重新开始执行.

2) 将CPSR复制到相应的SPSR中.

3) 根据异常类型,强制设置CPSR的运行模式位.

4) 强制PC从相关的异常向量地址取下一条指令执行,从而跳转到相应的异常处理程序处.

这些工作是由ARM 内核完成的,不需要用户程序参与.异常处理完毕之后,ARM微处理器会执行以下几步操作从异常返回：

1) 将连接寄存器LR的值减去相应的偏移量后送到PC中.

2) 将SPSR复制回CPSR中.

3) 若在进入异常处理时设置了中断禁止位,要在此清除.

这些工作必须由用户在中断处理函数中实现.为保证在ARM处理器发生异常时不至于处于未知状态,在应用程序的设计中,首先要进行异常处理.采用的方式是在异常向量表中的特定位置放置一条跳转指令,跳转到异常处理程序.当ARM处理器发生异常时,程序计数器PC会被强制设置为对应的异常向量,从而跳转到异常处理程序.当异常处理完成以后,返回到主程序继续执行.可以认为应用程序总是从复位异常处理程序开始执行的,因此复位异常处理程序不需要返回.

2.异常处理程序设计

2.1 异常响应流程

由于向量表的限制,只能有一条指令B完成32MB范围内的跳转,并不能保证所有的异常处理函数都位于32MB范围内.为了扩展跳转范围,需要二次跳转才能把异常处理函数的地址传送给PC.异常处理调用关系如图1所示.

三星公司网站提供了test2410_r11软件包,其中2410init.s有如下代码：

HandlerXXX

sub sp,sp,#4 ;减少sp,保存跳转地址

stmfd sp!,{r0} ;将工作寄存器压入堆栈

ldr r0,=HandleXXX ;将HandleXXX地址放入r0

ldr r0,[r0] ;将中断程序入口地址放入r0

str r0,[sp,#4] ;将中断程序入口地址压入堆栈

ldmfd sp!,{r0,pc} ;将工作寄存器和中断程序入口地址弹出到r0和PC